반도체에 관심이 있는 분이라면, 아마 TSMC와 삼성전자를 비교하는 기사를 많이 보셨을 겁니다. 두 회사가 파운드리의 대표주자이기 때문이죠. 각각 시장점유율 1, 2위를 차지하고 있는데다 두 회사가  7나노 미만 공정을 구현할 수 있는 유일한 기업이다 보니 더 주목을 받습니다.

TSMC와 삼성전자는 최근 3나노 공정과 새로운 트랜지스터 구조 GAA(Gate All Around) 개발하고 있고, 미국 내에 생산라인도 증설하고 있죠. 현재 취하고 있는 전략이 비슷하다 보니 양사의 경쟁이 두드러집니다. 하지만 팹리스 고객사는 이 두 가지만을 보고 위탁생산 여부를 판단하지 않습니다. 복합적인 요소를 고려해 위탁생산 비중을 달리하죠. 이번 인사이드 반도체에서는 TSMC와 삼성전자 중 현 상황이 누구에게 더 유리한지, 삼성전자는 그 가운데 어떤 전략을 취해야 할 지 다뤄보고자 합니다.

 

지금은 TSMC에게 좀 더 유리하다?

물론 TSMC와 삼성전자를 같은 선상에 놓고 비교할 수는 없습니다. 특히 반도체 수급난이 이어지는 시점에는 어느 기업이 더 좋다, 나쁘다 라고 단면적으로 이야기할 수는 없죠. 하지만 현 시장 상황 자체만을 놓고 보면, 삼성전자보다는 TSMC에 이득이 되는 요소가 좀 더 많은 것이 사실입니다.

우선 TSMC의 최대 고객사인 애플이 자사 칩셋 개발 비중을 늘려가고 있습니다. 대표적으로 애플은 최근 통신을 위해 탑재해야 하는 반도체 ‘5G무선주파수(Radio Frequency, RF)칩을 자체 개발하기로 결정한 것으로 알려졌죠. 그간 애플은 퀄컴으로부터 5G RF칩을 공급받고 있었는데, 이를 직접 만들기로 한 것입니다.

퀄컴은 삼성 파운드리 7나노 공정으로 RF칩을 생산하고 있었습니다. 다시 말해, 애플 제품에 탑재되는 RF칩은 삼성 파운드리가 생산하고 있었던 것이죠. 그런데 애플은 설계 유출 등의 위험요소를 줄이기 위해 TSMC에 반도체 생산을 맡겨 왔습니다. 결국 애플이 RF칩을 자체 생산하게 되면 애플 제품에 탑재되는 RF칩은 TSMC가 생산하게 되겠죠. 따라서 TSMC가 삼성 파운드리 물량을 더 가져가는 상황이 올 것으로 예상됩니다.

최근에는 퀄컴, 엔비디아 등 주요 팹리스 기업이 삼성 파운드리가 아닌 TSMC의 선단(Advanced) 공정을 사용하려 한다는 소식도 전해졌습니다. 물론 주요 팹리스 기업 관계자는 입을 모아 “어느 한 곳에만 반도체 위탁생산을 맡기지 않고, TSMC와 삼성전자, 그리고 추후 반도체 생산을 진행할 인텔을 모두 사용하는 방안을 고려하고 있다”고 말합니다. 또한, 일반적으로 팹리스 기업은 설계 유출 위험 요소를 줄여야 하기 때문에 종합반도체기업(IDM)인 삼성전자보다 파운드리 사업만을 전문적으로 하는 TSMC를 선호합니다.

하지만 주요 팹리스 기업이 선단 공정 부문에서 TSMC를 더 선호하는 분위기가 있는 이유는 단순히 삼성전자가 IDM때문이라서만은 아닙니다. 바로 하나의 웨이퍼에서 정상 제품이 나오는 비율인 ‘수율’ 문제 때문입니다. 삼성 파운드리는 선단 공정 수율 문제로 고전을 면치 못하고 있습니다. 업계 관계자와 복수의 외신 등에 따르면, 4나노 공정에서 TSMC 수율은 70% 정도 되는 반면, 삼성전자는 35%정도에 그칩니다. 삼성전자는 점차 수율을 개선해 나가고 있는 중이라고 이야기했으나, 아직 TSMC만큼 수율을 끌어올리기에는 부족한 상황이죠.

한 반도체 시장 전문가는 “삼성전자는 지금 4나노 수율을 잡지 못하고 있는 상황”이라며 “점차 개선하고 있는 중이긴 하지만 여전히 갈 길이 멀고, 수율 개선을 위한 막대한 자금을 투자하고 있다”고 말했습니다. 막대한 자금을 투자하기 때문에 파운드리 부문의 수익성도 낮을 것이란 추측도 있죠.

삼성전자는 최근 수율 개선을 위해 파운드리 사업부 경영진단에 나선 것으로 알려졌습니다. 삼성전자 내에서 경영진단은 사업을 영위하는 데 어려움이 있는 부문을 대상으로 진행하는데, 파운드리 사업부에 경영진단이 필요하다고 판단한 것입니다.

물론 수율 문제와 별개로 삼성전자는 파운드리 시장 일정량을 점유할 것으로 보입니다. TSMC 선단 공정 생산라인은 2023년까지 모두 예약이 차 있는 상황인데, 이를 백업할 만한 기업이 삼성전자밖에 없기 때문입니다. 팹리스 기업 입장에서는 TSMC 예약이 비기만을 기다릴 수 없는 것이죠. 따라서 여전히 파운드리 시장에는 삼성전자가 필요합니다. 다만 더 경쟁력을 높이기 위해서는 대안이 필요한 상황입니다.

3나노만이 대안은 아니다

현재 삼성 파운드리가 들고 나온 카드는 GAA 3나노 양산입니다. TSMC와 삼성전자가 그간 발표한 내용을 종합해 보면, 삼성전자는 올해 상반기 중으로 GAA 공정을 도입한 3나노 반도체를 양산할 예정입니다. TSMC보다 삼성전자가 GAA 3나노 반도체 양산을 더 빨리 진행하는 것이죠. TSMC는 한 차례 3나노 반도체 양산 시점을 늦췄고요.

삼성전자 측은 GAA 3나노 공정이 파운드리 게임 체인저가 될 것이라고 보는 듯합니다. 그간 4나노 핀펫 공정에서는 낮은 수율을 기록했지만, GAA 구조는 이전과는 구조가 다르기 때문에 수율이 대폭 개선될 수 있을 것이라고 기대하는 것이죠.

하지만 한 파운드리 업계 관계자는 “아무리 3나노와 4나노에 적용하는 트랜지스터 구조가 다르다 해도, 4나노 수율도 잘 못 맞추는 상황에서 3나노 수율이 잘 나올 것이라고 단정짓기에는 어렵다”며 “특히 GAA 공정은 기존에 사용되던 핀펫(FinFET) 구조에 비해 더 복잡하고 구현하기 까다로운데, 마냥 긍정적으로만 바라볼 것은 아닌 것 같다”고 말하기도 했습니다.

또한, 설령 GAA 3나노 수율을 잡았다 하더라도, 3나노 공정을 팹리스 업체가 사용하기에는 가격이 너무 비싸다는 문제가 있죠. 시장조사업체 IBS에서는 3나노 공정을 통해 반도체 설계 비용이 5억9000만달러(약 7200억원)에 달할 것이라고 전망했습니다. 업계에서는 실제 3나노 설계비용으로 거론되는 가격보다는 비싸게 예측된 것 같다고는 합니다만, 3나노 공정 가격이 비싸서 중소 팹리스 기업이 이에 접근하기 어렵다는 것은 부정할 수 없는 사실이라는 데는 대체로 동의하는 분위기입니다.

따라서 삼성전자가 파운드리 경쟁력을 강화하기 위해서는 3나노 공정을 빨리 도입하는 것도 중요하지만, 3나노가 아닌 다른 부문의 경쟁력도 강화할 필요가 있어 보입니다.

그 중 하나가 패키지 기술입니다. 물론 모바일 칩에 탑재되는 반도체는 미세공정을 도입하는 것이 좋습니다. 하지만 PC나 노트북처럼 조금 크기가 있는 전자기기의 경우에는 칩셋 크기가 조금 더 크더라도 성능 좋고 가격 낮은 칩을 탑재하는 것이 판매에 더 유리합니다. 게다가 3D 패키징 기술을 적용해 반도체를 위로 적층하면, 하나의 반도체 칩셋이 차지하는 면적도 넓지 않습니다. 따라서 패키징 기술이 파운드리 경쟁력을 높일 수 있는 또 다른 방안이 될 것으로 보입니다.

앞서 언급한 파운드리 업계 관계자는 “TSMC, 삼성전자 모두 패키징 기술에 투자하는 것이 경쟁력을 높일 수 있는 대안으로 인식하고 있고, 3D 패키징 기술을 개발하고 있다”며 “반도체 성능을 높이기 위한 방법으로는 무작정 트랜지스터 크기를 줄이려고만 하는 것보다 패키징 기술도 함께 개발하는 것이 삼성 파운드리 경쟁력을 높이는 데 더 합리적인 솔루션이 될 것으로 보인다”고 말했습니다.


복수의 반도체 업계 관계자들은 “파운드리 경쟁력을 이야기할 때 일부 사람들이 나노 숫자에 집착하는 경향을 보이는데, 나노 숫자는 마케팅 요소에 불과하며 전반적인 기술과 시장 상황을 복합적인 요소를 따져 봐야 한다”고 입을 모아 이야기합니다. 그만큼 어느 기업이 됐든 특정 숫자적 요소에만 집중하기보다는, 반도체 생산 역량을 높이고 고객사가 인정할 만한 경쟁력을 갖추는 것이 더 중요할 것으로 보입니다.

글. 바이라인네트워크
<배유미 기자>youme@byline.network