인텔, AMD, 삼성전자, TSMC가 하나로 연결된다?

언뜻 보면 말이 안 되는 이야기 같아 보입니다. 하지만 최근 인텔을 중심으로 주요 반도체 및 IT 기업은 컨소시엄을 구성해 각 기업의 주요 반도체끼리의 호환성을 높이려고 하고 있습니다. 호환성을 높이는 것이 성능 좋은 반도체를 만드는 데 직접적인 영향을 주기 때문입니다. 각 기업 간 반도체 연결성이 중요해지면서, 그 경계도 허물어질 것으로 예상됩니다.

이번 인사이드 반도체에서는 각 반도체 업체가 미세 공정 대신 연결성을 강조한 이유는 무엇인지 살펴보고, 우리나라 기업은 어떤 방향으로 나아가야 할 지 살펴보려고 합니다.

칩렛으로 비용 효율성을 높인다?

흔히 반도체 성능을 높이기 위한 방법 하면 반도체 소자(트랜지스터)를 미세하게 만드는 ‘미세 공정’을 떠올릴 것입니다. TSMC와 삼성전자 등 주요 반도체 생산업체도 미세 공정을 구현하기 위해 기술을 개발하고 투자를 단행하고 있죠.

미세 공정을 적용하면 같은 면적에 더 많은 트랜지스터를 배치하게 됩니다. 같은 면적에 트랜지스터를 얼마나 많이 배치했는지 나타내는 정도를 ‘집적도’라고 하는데요, 같은 크기의 반도체라 하더라도 집적도가 높으면 더 많은 데이터를 처리할 수 있습니다. 다시 말해, 집적도가 높을수록 성능이 더 좋다는 것이죠. 따라서 그간 반도체 생산업체는 미세 공정을 통해 반도체 집적도를 높이는 데 주력해 왔습니다.

하지만 7나노 미만의 공정을 구현하기 시작하면서 기술이 복잡해지고, 생산 비용은 크게 증가했습니다. 반면 불량품도 기존 대비 많이 생겨나기 시작했습니다. 반도체 하나의 성능은 좋아질 지 모르겠지만, 과거에 비해 수율(전체 생산량 중 정상 제품이 차지하는 비율)이 낮아지다 보니 효율성이 낮아진 것이죠. 대표적으로 삼성전자 4나노 공정 수율은 약 35% 가량 되는 것으로 알려졌습니다. 100개를 생산하면 그 중에서 35개만 정상 제품이라는 것이죠.

결국 주요 반도체 기업은 성능을 높이기 위해 미세 공정에만 의존하는 것이 한계가 있다고 보기 시작했습니다. 대신 칩렛(Chiplet)과 시스템 온 패키지(System on Package, SoP) 기술을 대안으로 제시했죠. 칩렛이란 특정 기능을 가진 최소 단위의 칩을 말합니다. SoP는 여러 개의 칩렛을 연결해 반도체를 패키지화 하는 것을 의미합니다.

지금은 8코어 프로세서를 구현하기 위해 하나의 칩 위에 8개 코어를 탑재하죠. 반면 칩렛과 SoP 개념을 도입하면, 1코어를 구현하는 칩렛 8개를 연결해 8코어를 구현합니다. 코어를 더 늘리고 싶다면 칩렛을 더 많이 연결하면 됩니다. 코어뿐만 아니라 GPU, 메모리와 같은 칩렛도 연결할 수 있죠. 원하는 대로 칩렛을 연결하고, 다양한 종류의 반도체를 만들 수 있게 되는 겁니다.

칩렛과 SoP의 가장 큰 강점은 비용 효율성을 높일 수 있고, 부품 재고를 안정적으로 확보할 수 있다는 것입니다. 기존처럼 하나의 칩 위에 모든 부품을 탑재할 때에는, 한 가지 기능만 구현하지 못해도 해당 칩 전체를 폐기해야 했습니다. 하지만 칩렛을 연결해 SoP 방식으로 반도체를 만들면, 문제를 일으킨 반도체 하나만 교체하면 됩니다. 따라서 수율이 높아지고, 비용 효율성도 증가합니다.


따라서 칩렛과 SoP는 미세 공정으로 구현하기 어려운 반도체 기술의 대안이 될 것으로 보입니다. 국내 주요 반도체 기업 관계자는 “3나노 공정으로 구현한 반도체 하나를 탑재하는 것이나, 4나노 공정을 적용한 반도체 두 개를 겹쳐서 탑재하는 것이나 차지하는 면적은 크게 차이가 나지 않는다”면서 “반도체 경쟁에서 우위를 점하기 위해서는 미세 공정도 개발해야겠지만, 각 칩렛을 효과적으로 패키징할 수 있는 기술도 함께 개발해야 다방면으로 경쟁력을 갖출 수 있을 것”이라며 칩렛과 SoP 기술의 중요성을 다시 한 번 강조했습니다.

UCIe 컨소시엄에 참여하고 있는 기업 (자료: UCIe)

패키징 경쟁력이 미래 좌우할 것

칩렛과 SoP에 대한 업계 관심이 높아지면서, 칩렛 규격을 통일해야 한다는 의견도 곳곳에서 나오기 시작했습니다. 그간 생산 업체마다 칩렛 규격에 차이가 있었는데, 각기 다른 규격을 하나의 표준기술로 통합해 호환성을 높일 필요가 있음을 느끼기 시작한 것이죠.

그 결과 지난 3월 2일(현지시각), 인텔이 삼성전자, AMD, 암(Arm) 등 주요 기업과 함께 유니버셜 칩렛 인터커넥트 익스프레스(Universal Chiplet Interconnect express, UCIe) 컨소시엄을 구성했습니다. 커트 렌더(Kurt Lender) 인텔 IO 기술 솔루션 팀 전략가는 컨소시엄 출범과 관련해 “각기 다른 업체의 칩렛이 함께 작동할 수 있도록 개방형 생태계를 조성하는 것이 UCIe의 목표”라고 강조했습니다.

컨소시엄에는 인텔, AMD, 삼성전자, 암(Arm), TSMC, 퀄컴 등 주요 반도체 업체뿐만 아니라 구글 클라우드, 메타, 마이크로소프트 등 IT 기업도 참여합니다. 그리고 컨소시엄에 속한 기업은 동일한 규격을 가지고 칩렛을 생산하고, 다른 기업의 칩렛을 사용해 SoP를 만들 수 있습니다. 쉽게 말해 인텔 CPU 칩렛에 엔비디아 GPU를 연결하거나, 삼성전자 메모리 칩렛을 연결할 수 있게 되는 것이죠.

컨소시엄에 참여하는 기업은 타사 칩렛과 호환이 잘 되니 그만큼 더 다양한 칩렛과 패키징할 수 있습니다. 그만큼 구현할 수 있는 반도체 종류가 늘어나고, 적용할 수 있는 범위도 더 많아지게 되겠죠. 결국 각 기업이 컨소시엄에 참여하는 이유는 각자의 사업 영역을 넓히고, 자사 반도체 생태계를 확대하는 것이 주목적이라고 볼 수 있겠습니다.

한 반도체 시장 전문가는 “주요 기업 대부분이 UCIe 컨소시엄에 참여하겠다는 의사를 밝혔는데, 이는 반도체 업계가 호환성을 높이고 다른 반도체와 연결되는 것을 목표로 삼고 있음을 의미한다”며 “이제는 한 업체의 반도체를 선택해서 사용한다는 개념보다 어떤 기업의 칩렛을 어떻게 조합하려 하는지가 중요하게 작용할 것”이라고 말했습니다.

UCIe 컨소시엄이 구성되면서 각 기업이 사용할 수 있는 재료 자체는 동일하게 늘어났습니다. 결국 주어진 재료를 효과적으로 패키징하는 기업이 우위를 점할 수 있겠죠. 아직 우리나라 반도체 시장은 메모리 중심으로 편성돼 있다는 평가를 받고 있는데, 아무리 나노 공정을 빨리 개발해도 패키징 역량이 없으면 경쟁력에서 밀릴 수밖에 없습니다.

다행인 점은, 삼성전자도 패키징의 중요성을 인식하고, 관련 조직을 확대하고 있다는 것입니다. 삼성전자는 사업보고서를 통해 테스트&패키지 센터를 신설하고, 후공정 처리 부문에서도 경쟁력을 확보해 나갈 것이라고 밝혔습니다. 우리나라 기업도 패키징 역량을 지속해서 키워 나가 반도체 시장 경쟁에서 살아남을 수 있길 바라봅니다.

글. 바이라인네트워크
<배유미 기자>youme@byline.network



[온라인 컨퍼런스] 2022 이커머스 비즈니스 인사이트 가을

‘2022 이커머스 비즈니스 인사이트 가을’에서는 업계의 현재 상황과 최신 트렌드, 앞으로의 변화 방향에 대해 공유하고, 참가자들이 앞으로의 전략을 세울 수 있는 인사이트를 제공하고자 합니다.

일시 : 9월 28일~29일 오후 14시 ~ 17시
장소 : 온라인
문의 : byline@byline.network
자세히 보기