대만 파운드리업체 TSMC가 2022년 7월부터 3나노 반도체를 양산할 것을 발표했다. 현재 7나노 이하 공정이 가능한 파운드리는 TSMC와 삼성전자 둘 뿐이고, 양사 모두 5나노 공정까지 생산이 가능하다. 그런 가운데 TSMC가 세계 최초로 3나노 공정 반도체를 양산하겠다고 밝힌 것이다.

소식이 전해진 후, 업계는 삼성전자에 대해 우려의 시선을 보냈다. 하지만 3나노 반도체 양산 시점만을 두고 삼성전자의 위기를 점치기에는 이르다는 분석이다.

TSMC와 삼성전자는 최첨단 나노공정을 도입할 때, 다른 접근방식을 취한다. TSMC는 기존에 사용하던 게이트(반도체 적층 구조) 공정으로 최첨단 반도체를 양산한다. 나노 경쟁에서 우위를 점한 다음, 차세대 게이트 기술은 서서히 개발하는 것이다. 이와 달리, 삼성전자는 차세대 게이트 공정 기술을 먼저 개발하고, 그 뒤에 최첨단 반도체를 양산한다.

나노공정(미세 공정) 기술을 먼저 개발하면, 대중에게 쉽게 자사 기술력을 강조할 수 있다. 반도체 공정 기술력을 평가하기 위해서는 나노 공정 외에도 많은 요소가 포함된다. 하지만 대중에게 인식되는 것은 숫자다. 파운드리 업체들이 나노 숫자를 강조하는 이유는 이 때문이다. 인텔이 미세 공정에서 뒤쳐진 느낌을 주는 이유도 다른 업체들이 더 빠르게 나노 공정을 개발하고 숫자를 밝히기 때문이다. 이러한 문제 개선을 위해 인텔은 나노 공정이 아닌 와트당 성능으로 공정 명칭을 바꾸었다.

한편 차세대 게이트 구조를 먼저 개발하면, 더 낮은 나노 공정에 빠르게 진입할 수 있다. 핀펫 공정을 도입하면 3나노 반도체까지만 양산하고 2나노부터 차세대 게이트 구조를 따로 개발해야 한다. 하지만 차세대 게이트 구조를 3나노부터 도입하면 따로 게이트 구조를 개발하지 않아도 빠르게 추후 2나노, 1나노 이하 공정을 구현할 수 있다.

대표적으로 양사의 7나노 이하 공정 도입 과정을 보면 알 수 있다. TSMC는 처음 7나노 공정 반도체를 양산할 때 기존에 사용하던 HKMG모스펫(High-k Metal Gate MOSFET) 공정 기술을 적용하다 차세대 게이트 공정이었던 핀펫(FinFET) 공정으로 넘어왔다. 두 게이트 공정법을 혼용한 것이다. 반면 삼성전자는 완전히 핀펫공정을 개발한 후, 7나노 반도체를 양산했다.

왼쪽부터 평판(Planar) 트랜지스터, 완전공핍층(Fully Depleted, 또는 Fin) 트랜지스터, GAA(Gate All Around) 트랜지스터. 게이트 접촉면이 늘어난다는 것은 그만큼 전류를 제어하는 스위치가 늘어난다는 의미와 같다. 따라서 게이트 접촉면이 늘어날수록 누설전류가 줄어든다. (출처: 삼성전자)

TSMC와 삼성전자는 기업경영 신조부터 차이가 있다. TSMC는 다소 조심스러우면서도 확실한 것에 투자하는 경향이 있다. 과거 장중머우 TSMC 창업주 겸 전 회장은 “나는 계산된 위험만 감수한다”고 발언한 바 있다. 반면, 삼성전자는 ‘초격차’를 강조하며 다소 과감하고 도전적인 경향을 보인다. “안 된다는 생각을 버려라”, “큰 꿈을 가져라”라는 신조를 가진 기업인 만큼, 최첨단 기술 도입에 좀 더 적극적인 것이다. 첨단 공정을 도입하는 과정에서부터 차이가 나는 이유다.

나노 공정만 놓고 보면 TSMC가 앞선 것이 맞다. 기존의 게이트 구조를 그대로 사용하다 보니 추가 기술을 개발하는 시간이 줄어들 수밖에 없고, 그만큼 나노 공정 도입 시점도 빠를 수밖에 없다. 반도체 시장 전문가는 “이번 TSMC의 3나노 기술은 핀펫 구조를 그대로 고수하기 때문에, 양산도 큰 무리 없이 제 시점에 이뤄질 것”이라고 전했다.

하지만 차세대 반도체 공정법 GAA(Gate All Around) 공정기술 측면에서 보면, 삼성전자가 좀 더 유리할 수 있다. 삼성전자는 2분기 실적발표를 통해 “2022년에는 GAA 3나노 1세대 공정을 적용한 반도체를 양산하고, 2023년에는 GAA 3나노 2세대 공정으로 반도체를 양산할 계획”이라고 밝혔다. TSMC는 2나노 공정부터 GAA 공정을 도입하기로 했으며, 2023년이나 2024년에 양산이 가능할 예정이다. 발표한대로라면, GAA 공정 기술 측면에서 삼성전자가 TSMC보다 한 발 앞서는 것이다.


장기적으로 보면 3나노 도입을 선언하는 것보다 GAA 공정기술을 먼저 개발하는 것이 유리하다. 당장은 늦어 보일 수 있어도, 추후 2나노, 1나노 반도체 생산 시 따로 게이트 구조를 개발하지 않아도 되기 때문이다. 핀펫 구조는 3나노 공정까지 적용할 수 있고, 그 이하로는 적용할 수 없다. 트랜지스터 간 누설전류가 발생해 오작동이 일어날 가능성이 높아지기 때문이다. 하지만 GAA 구조는 핀펫 구조보다 누설전류를 더욱 최소화한 구조로, 3나노 미만의 반도체에도 적용할 수 있다. 다시 말해, GAA 구조를 먼저 개발하는 기업이 2나노, 1나노 경쟁에서 우위를 점할 수 있다.

반도체 시장 애널리스트도 “TSMC는 이번 3나노 공정을 핀펫 공정을 통해 생산할 계획”이라며 “따라서 실제 기술력을 평가하기 위해 주목해야 할 것은 3나노라는 숫자 자체보다도 GAA 공정 기술 개발 시점”이라고 전했다.

다만 증권가는 GAA 공정 자체가 쉬운 기술이 아니기 때문에, 실제로 GAA 공정을 가장 먼저 도입하는 기업이 어디일 지는 예측할 수 없다는 의견이다. 증권업계 관계자는 “5나노 공정 도입 과정에서도 기존에 비해 수율이 하락했는데, 3나노의 경우에는 수율뿐만 아니라 게이트 구조가 변화하는 것이기 때문에 도입 과정이 쉽지 않을 것”이라고 전했다.

글. 바이라인네트워크
<배유미 기자> youme@byline.network


--------------------------------------------------

[바이라인플러스 10~11월 무료 웨비나 ]

  • 제조공장, 산업기반시설 ‘OT/ICS 환경 보안’ 방안 2021 👉  사전등록 
  • 적용사례를 통해 쉽게 이해하는 프로세스 마이닝, 프로디스커버리 👉  사전등록 
  • WAF와 SWG 기반 웹 보안, 비업무 사이트 차단과 웹 애플리케이션 제어 👉  사전등록 


이전레터 보기